JP 7-78815 303.664us1

1/9/1
DIALOG(R)File 347:JAPIO
(c) 2001 JPO & JAPIO. All rts. reserv.
04786215 **Image available**

SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PUB. NO.: 07-078815 JP 7078815 A
PUBLISHED: March 20, 1995 (19950320)

INVENTOR(s): MIYAMOTO IKUO

APPLICANT(s): KAWASAKI STEEL CORP [000125] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 05-160826 [JP 93160826]
FILED: June 30, 1993 (19930630)

INTL CLASS: [6] H01L-021/3205; H01L-021/28; H01L-021/285

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R100 (ELECTRONIC MATERIALS -- Ion Implantation)

ABSTRACT

PURPOSE: To provide a semiconductor device and its manufacturing method wherein the coverage of a step-difference in a fine device is sufficiently ensured, the wiring formation process can be simplified, and low resistance wiring of high reliability is formed.

CONSTITUTION: By an ion implantion method, W ions are implanted in the bottom part 14a of a wiring trench 14. This ion implantation is performed by using resist 16 as a mask which resist has been stuck at the time of forming the wiring trench 14. As the result, a layer containing W is formed in the bottom part 14a of the wiring trench 14.

(19)日本団特許庁 (JP)

(12) 公開特許公報(A)

FI

(11)特許出職公開委号

特開平7-78815

(43)公億日 平成7年(1995)3月20日

(5111mt.CL*

推对記号

庁内並理番号

技術表示管所

HO 1 L 21/3205

21/28 21/285 301 R 7376-4M

C 7376-4M

書査請求 未請求 請求項の数2 OL (全 4 頁)

(21)山歐番号

(22)排單日

特數45-160626

平成5年(1993)6月30日

(71)出職人 000001258

川崎製鉄株式会社

兵庫原神戸市中央区北本町通1丁目1番28

身

(72) 発明者 宮本 郁生

東京都千代田区内奉町2丁目2番3月 川

崎製款株式会社東京本社内


(74)代理人 弁理士 小杉 佳男 (外2名)


(54) 【発明の名称】 半導体接頭及びその製造方法


(57)【夏約】

[目的] 散編デバイスの段差部における被優性を充分確 収し、しかも、配線形成工程の単純化が連成できると共 に低抵抗では傾性の高い配線を有する半導体装置及びそ の製造方法を提供する。

【構成】イオン注入法により配練簿14の底部14aに 「Wイオンを打ち込む。このイオン注人は、配線簿14を 形成した時に強布したレジスト16をそのままマスクに して行う。この結果、配線簿14の底部14aにWを含 んだ層が形成される。







【特許請求の範囲】

【請求項1】 半導体基板に形成された、配線溝及びコ ンタクト孔を有する絶縁膜と、

I

前記尼維漢の底部に形成された、CuもしくはCu合金 を選択成長させるための種金属を含む器と、

前記記録消及び前記コンタクト孔に形成されたCu系配 級とを備えたことを特徴とする半導体装置。

【請求項2】 半導体系板に絶縁競を形成する工程と、 改絶経験に配線消及びコンタクト孔を形成する『経と』 前配配接清の底部に、CuもしくはCu合金を選択成長 10 る。 させるための確全民を含む層を形成する工程と、

前配コンタクト孔及び前配種金属を含む層が形成された 前記記論詩に、CuもしくはCu合金を選択成長させる ことによりCu配線を形成する工程とを含むことを特徴 とする半導体装置の製造方法。

【免明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、CuやCu合金を配録 材料として用いたCu系配線が形成された半導体装置及 びその包含方法に関する。

[0002]

【従来の技術】AIPAI合金は、加工の容易さ、電気 抵抗、及びシリコン基板との接触抵抗等の点から配線材 料として有料であることが知られている。このため、従 来から、半導体装置の配貌材料としては、AIやAI合 金が一般的に用いられている。しかし、辛募体案子が更 に集権化されてくると、AIやAI合金を配線材料とし て用いたAI系配線の抵抗よりもさらに低低抗の配線が 要求される。また、AI 系配線は配線新面積が小さくな ると、エレクトロマイグレーション、ストレスマイグレ 30 (7) コンタクト孔及び種金属を含む層が形成された抗 ーションにより新線を生じやすい等の信頼性上の問題が あり、このためこれらマイグレーションに対して耐性の 強い配験が要求される。

【0003】そこで、低抵抗の配線として、Cu系配線 の利用が検討されている。また、このCu系配線はAl 系配線に土べ耐エレクトロマイグレーション性、耐スト レスマイグレーション性に望れており、高いは頻性が期 待される。また、従来から、配館の形成には、PVD法 (物理的気組成長法) の一つであるスパッタリング法や 基準法等が用いられている。しかし、デバイスの数線化 Ø り、いずれの方法でも配線調の底部に電子が密な状態を が進むにつれ、コンタクト孔のアスペクト比も増大して おり、PVD法ではこのようなアスペクト比の大きいコ ンタクト孔内を十分な段差被優性をもって成蹊すること が困難である。この結果、アスペクト比の大さいコンタ クト孔内あるいは段差部では、斯線が発生する可能性が 高い。

【〇〇〇4】そこで、CVり法を用いたコンタクト孔埋 め込み方法が検討され、導電材料としてタングステンを 用いた、WCVD社によるコンタクト孔埋め込み技術が -部実用化されてきている。

[0005]

【免明が解決しようとする課題】 しかしながら、コンタ クト孔の埋め込みだけをCVD法により形成すること は、プロセスの複雑化・冗氐化につながりコストアップ が生じるという問題がある。また、配線抵抗を下げ、か つ、耐エレクトロマイグレーション性、耐ストレスマイ グレーション性に優れた配線を形成するために、Cuや Cu合金を配線材料として用いると、Cu系配線は加工 が困難であるため、実用化の障壁となるという問題があ

2

【0006】本発明は、上記事情に重み、敬継デバイス の夜芝郎における被疫性を充分確保し、しかも、配線形 成工程の単純化が達成できると共に低抵抗で信頼性の高 い配線を有する半導体装置及びその製造方法を提供する ことを目的とする。

[0007]

【課題を解決するための手段】上記目的を達成するため の本発明の半導体装置は、

- (1) 半導体基板に形成された。配線溝及びコンタクト 20 孔を有する絶縁機
 - (2) 紀線清の底部に形成された、CuもしくはCu合 金を選択成長させるための程金属を含む層
 - (3) 配線溝及びコンタクト孔に形成されたCu系配線 を値えたことを特徴とするものである。
 - 【0008】また、本発明の半導体装置の製造方法は、
 - (4) 半導体基板に絶縁数を形成する工程
 - (5) 絶縁線に配輸沸及びコンタクト孔を形成する工程
 - (6) 配線溝の底部に、CuもしくはCu合金を選択成 長させるための租金属を含む層を形成する工程
 - 起配線講に、CuもしくはCu合金を選択成長させるこ とによりCu系配線を形成する工程を含むことを特徴と するものである。

【0009】 ここで、上記の種金属として、W、Mo、 Cu. Al等の運移会属や金属性の強い典型元素を用い ることが好ましい。また、配線溝の底部に種金属を含む 留を形成する方法としては、イオン注入法により上記種 金属を打ち込む方法、WF。 等のガスを利用した表面処 理法、またはウェット処理による表面処理法などがあ

つくることにより種金属を含む階とすることができる。 [0010]

【作用】本党明の半導体装置ではCu系配線にしたた め、AI系記録に比べ低抵抗でしかも耐エレクトロマイ グレーション性、耐ストレスマイグレーション性に優れ る。また、紀線を囲む絶縁度が、配線上部を除いて紀線 形成前に形成されているため、配線後に絶縁膜を形成す る方法に比べ絶縁数から受ける応力が小さくなり、半洋 体製量の目標性を向上させることができる。

50 【0011】また、本発明の半導体装置の製造方法によ

-105-

れば、コンタクトれと配容器にCuやCu合金を選択成 長させてCu系配線を形成するため、段差被極性のよい 配線が形成でき、段差部における局所的な電流密度の上 界などによる配線信候性の低下を防止できる。また、予 め配線溝を形成し、この配線溝の底部に、CuやCu合 金の成長核になる種金属を含む層を形成することによ の、配線溝にCuやCu合金を選択成長させてCu系配 線を形成する。このため、Cuの困難な配線加工を行う 必要がなく、ばらつきが小さい安定な線幅を有する配線 を形成することができる。

[0012]

【実施例】以下、図面を参照して本発明の半導体装置及びその製造方法の一実施例を説明する。図1は、半導体装置の製造方法を示す部分断面図である。先ず、図1(a)に示されるように、周知の方法で半導体基板10上に絶縁膜とするS10。 襲12を形成し、コンタクトル(図示せず)を形成する。その後、周知の写真食製法により配線溝14を形成する。この配線溝の深さは、設計による配線厚と同等にし、3000~6000人程度の深さとする。

[0013] 次に、図1(b)に示されるように、イオ ン注入法により配線簿14の底部14gにW(タングス テン) イオンを打ち込む。このイオン注入は、紀幕第1 4を形成した時に集布したレジスト16をそのままマス クとして行う。この結果、配線講14の底部14aにW を含んだ層が形成される。次に、半導体基板10を、反 応炉内温度が200~350℃のCVD装置(図示せ が)に挿入し、このCVD装置内に、原料ガスとしてC u (ii:a) 2-ヘキサフロルアセチルアセトネイト鏡 及びH: ガスを導入、20~80mmTorrにし、2 30 ~4分間の処理を行う。これにより、図1 (c) に示さ れるように、3000~6000A程度のCu編18が 配線滑14に選択的に形成される。この工程では、図1 (5) に示される『程において配象簿14の底部14a に打ち込まれたWがCuの成長核として聞くため、配線 请 l 4 に C u が選択的に成長する。また、コンタクト孔 - (凶小せず) の底部は、Cu配線が半導体等板10が第 出しているため、Wを注入しなくても、Cuが選択的に 成長する。

【0014】以上の工程後、絶縁観を形成し、さらに図 1に示される工程を繰り返すことにより、多層配線構造 を有する中導体装置を形成することができる。上記の方 法で製造された半導体装置は、従来のAI系配線の半導 体装置に比べ起線抵抗を30~40%下げることができ る。例えば純AIで配線を形成した場合の抵抗3.3μ Qcmに対し、純Cuで配線を形成すると抵抗2.6μ Qcmとなる。さらに、配線個0.8μm、配線序み 0.6μm、電貨密度5×106A/cm²の条件で寿 命試験をすると、AI合金(AI-0、5wt%Cu) で形成されたAI配線に比べ数10倍~100倍配線寿 命が向上する。また、網の加工工程を伴わないため、ば 5つきの小さい均一な配線幅を得ることができる。

【0015】本実施例では、図1(b)に示す工程で、 網の成長核として、Wを用いたが、Mo. Cu、Al等 の通移金属及び金属性の強い典型元率を用いてもよい。 また、イオン注入により金属を打ち込んだが、イオン注 入法のみならずWF、等のガスを利用した表面処理法、 ウェット処理による表面処理等により表面状態を変える 20 ことによる方法を用いてもよい。

[0016]

【発明の効果】以上説明したように本発明によれば、配 単溝の底部に積金属を含む層を形成することにより、コ ンタクト孔だけではなく配線全部を、CuもしくはCu 合金を選択成長させて形成したため、Cuの配線加工の 問題を排除し高信頼性の低抵抗Cu系配線を得ることが でき、しかも微調デバイスの段差部における被憂性を充 分確保できる。

【図画の簡単な説明】

20 【図1】本発明の一定施例の半導体接置の製造方法を示 す部分断面図である。

[符号の設明]

- 10 半導体基板
- 12 SIO: #
- 14 配線溝
- 14a 底部
- 16 レジスト 18 Cu腹

[2] 1]

